Komputer szeregowy

Z Wikipedii, wolnej encyklopedii
Przejdź do nawigacji Przejdź do wyszukiwania

Komputer szeregowykomputer z arytmometrem jednobitowym, przetwarzającym dane po jednym bicie na takt zegara. Komunikacja między elementami takiej maszyny (pamięcią, procesorem, rejestrami itp) odbywa się szeregowo[1].

Posiadał pamięć operacyjną o dostępie cyklicznym z krążącą informacją na akustycznych liniach opóźniających (rtęciową, magnetostrykcyjną) albo bębnową – rzadko inną. Pamięci o dostępie cyklicznym, mogły pracować tylko z jedną częstotliwością, z którą synchronizowano zegar komputera. Przy pamięciach na akustycznych liniach opóźniających, synchronizowano fazę impulsów wejściowych z wyjściowymi, dla jednej linii opóźniającej, zmieniając częstotliwość zegara. Pamięć bębnowa posiadała wydzieloną ścieżkę zegarową, z której odczytywano sygnał zegara.

Komputery szeregowe posiadały prostszą budowę od komputerów równoległych, okupioną mniejszą wydajnością. Prędkość komputerów szeregowych ograniczało zastosowanie pamięci o dostępie cyklicznym; np. po zmianie jej na pamięć o dostępie swobodnym w komputerze ZAM-2 spodziewano się pięciokrotnego wzrostu wydajności[2].

Przykłady komputerów szeregowych[edytuj | edytuj kod]

Przypisy[edytuj | edytuj kod]

  1. A. Kitow N.Krynicki "Elektroniczne maszyny cyfrowe oraz programowanie" str. 155 Wydawnictwo Ministerstwa Obrony Narodowej Warszawa 1963r
  2. Maszyny Matematyczne str. 15 nr 5/1968r [1]