Szablon:Mikroarchitektura CPU infobox
[[Plik:{{{zdjęcie}}}|240x240px|alt=Ilustracja|]] | |
Premiera |
{{{premiera}}} |
---|---|
Kod CPUID |
{{{CPUID}}} |
L1 cache |
{{{L1 cache}}} |
L2 cache |
{{{L2 cache}}} |
L3 cache |
{{{L3 cache}}} |
L4 cache
|
{{{L4 cache}}} |
Architektura |
{{{architektura}}} |
Proces technologiczny |
{{{proces}}} |
Poprzednik |
{{{poprzednik}}} |
Następca |
{{{następca}}} |
Gniazdo(a) |
{{{gniazdo}}} |
Użycie[edytuj kod]
- Przed wstawieniem szablonu zapoznaj się z informacją o roli infoboksu w artykule.
Aby użyć szablonu, należy skopiować tekst z ramki, wkleić do artykułu i uzupełnić, wpisując odpowiednie dane po znaku "=". W przypadku braku danych nic nie wpisywać - pozostawić parametr nie zmieniony (nie kasować go).
{{Mikroarchitektura CPU infobox | nazwa = | zdjęcie = | premiera = | CPUID = | L1 cache = | L2 cache = | L3 cache = | L4 cache = | architektura = | proces = | poprzednik = | następca = | gniazdo = }}
Przykład[edytuj kod]
Premiera |
29.4.2012 |
---|---|
Kod CPUID |
0306A9h |
L1 cache |
64 kB na rdzeń |
L2 cache |
256 kB na rdzeń |
L3 cache |
2 MB do 8 MB współdzielonej |
L4 cache
|
|
Architektura |
x86-64, Intel 64 |
Proces technologiczny |
22nm |
Poprzednik | |
Następca | |
Gniazdo(a) |
LGA 1155 |
{{Mikroarchitektura CPU infobox | nazwa = Ivy Bridge | zdjęcie = Intel logo (2006).svg | premiera = 29.4.2012 | CPUID = 0306A9h | L1 cache = 64 kB na rdzeń | L2 cache = 256 kB na rdzeń | L3 cache = 2 MB do 8 MB współdzielonej | L4 cache = | architektura = x86-64, Intel 64 | proces = 22nm | poprzednik = [[Sandy Bridge]] | następca = [[Haswell (mikroarchitektura)|Haswell]] | gniazdo = [[LGA 1155]]<br/>rPGA988B<br/>BGA-1023<br/>BGA-1224 }}
Błędy[edytuj kod]
Błędy należy zgłaszać na stronie Wikipedia:Kawiarenka/Kwestie techniczne.
Parametry szablonu (strukturyzacja VE)[edytuj kod]
Mikroarchitektura CPU infobox
Parametr | Opis | Typ | Status | |
---|---|---|---|---|
Nazwa | nazwa | brak opisu | Ciąg znaków | wymagany |
Zdjęcie | zdjęcie | brak opisu | Plik | wymagany |
Premiera | premiera | brak opisu | Ciąg znaków | wymagany |
CPUID | CPUID | brak opisu | Ciąg znaków | wymagany |
L1 cache | L1 cache | brak opisu | Ciąg znaków | wymagany |
L2 cache | L2 cache | brak opisu | Ciąg znaków | wymagany |
L3 cache | L3 cache | brak opisu | Ciąg znaków | wymagany |
L4 cache | L4 cache | brak opisu | Ciąg znaków | wymagany |
Architektura | architektura | brak opisu | Treść | wymagany |
Proces | proces | brak opisu | Ciąg znaków | wymagany |
Poprzednik | poprzednik | brak opisu | Treść | wymagany |
Następca | następca | brak opisu | Treść | wymagany |
Gniazdo | gniazdo | brak opisu | Treść | wymagany |
Powyższy opis jest dołączany ze strony Szablon:Mikroarchitektura CPU infobox/opis. (edytuj | historia)
Kategorie należy dodawać do podstrony /opis. Zobacz podstrony tego szablonu. |