Model MASTAR tranzystora MOS

Z Wikipedii, wolnej encyklopedii
Skocz do: nawigacji, wyszukiwania

Model MASTAR tranzystora MOS[edytuj | edytuj kod]

MASTAR (Model for Analog and Digital Simulation of MOS Transistors)[1] [2] jest obliczeniowym modelem tranzystora MOSFET MOS. Został opracowany przy zastosowaniu metody VDT (ang. Voltage Doping Transformation)[3] [4]. Cechą modelu MASTAR jest dobra dokładność oraz ciągłość charakterystyki I-V wraz z pochodnymi we wszystkich zakresach polaryzacji. Model został zaimplementowany w niektórych programach wspomagających projektowanie układów elektronicznych [5], lecz nie jest tak rozpowszechniony jak modele EKV, HiSIM, PSP, BSIM. Jest stosowany przez komitet ITRS (ang. International Technology Roadmap for Semiconductors) do opracowania prognoz rozwoju konstrukcji tranzystorów MOS.

Zobacz także[edytuj | edytuj kod]

Przypisy

  1. T. Skotnicki, G. Merckel, C Denat. "A Model for Analog Simulation of Subthreshold, Saturation and Weak Avalanche Regions in MOSFETs". „International Workshop on VLSI Process and Device Modeling”, s. p.146-147, May 14-15, 1993. 
  2. T. Skotnicki, C. Denat, P. Senn, G. Merckel i inni. "A new analog/digital CAD model for sub-halfmicron MOSFETs". „Technical Digest., International Electron Devices Meeting”, s. p.165-168, Dec. 11-14, 1994. 
  3. T. Skotnicki, W Marciniak. "A new approach to threshold voltage modelling of short-channel MOSFETS". „Solid-State Electronics”. 29 (11), s. p.1115-1127, Nov 1986. 
  4. T. Skotnicki, G. Merckel, T Pedron. "The voltage-doping transformation: a new approach to the modeling of MOSFET short-channel effects". „IEEE Electron Device Letters”. 9 (3), s. p.109-112, March 1988. 
  5. Modeling MOS Devices Using the MASTAR Model with UTMOST III

Linki zewnętrzne[edytuj | edytuj kod]