Przejdź do zawartości

RISC-V: Różnice pomiędzy wersjami

Z Wikipedii, wolnej encyklopedii
Przeglądaj historię interaktywnie
[wersja przejrzana][wersja przejrzana]
← poprzednia edycjanastępna edycja →
Usunięta treść Dodana treść
WizualnieWikikod
Nie podano opisu zmian
Znaczniki: Z urządzenia mobilnego Z wersji mobilnej (przeglądarkowej)
Rescuing 2 sources and tagging 0 as dead.) #IABot (v2.0.8
Linia 17: Linia 17:
{{Przypisy|
{{Przypisy|
<ref name = "RISC-V Reader">{{Cytuj książkę | autor = [[Patterson David]] | autor2 = [[Waterman Andrew]] | tytuł = The RISC-V Reader: An Open Architecture Atlas | wydawca = [[Strawberry Canyon]] | isbn = 978-0999249109|język=en}}</ref>
<ref name = "RISC-V Reader">{{Cytuj książkę | autor = [[Patterson David]] | autor2 = [[Waterman Andrew]] | tytuł = The RISC-V Reader: An Open Architecture Atlas | wydawca = [[Strawberry Canyon]] | isbn = 978-0999249109|język=en}}</ref>
<ref name = "RISC-V Contributors">{{Cytuj stronę | tytuł=RISC-V Contributors | url = https://riscv.org/contributors/ | data dostępu = 2018-07-07|język=en}}</ref>
<ref name = "RISC-V Contributors">{{Cytuj stronę | tytuł=RISC-V Contributors | url=https://riscv.org/contributors/ | data dostępu=2018-07-07 | język=en | archiwum=https://web.archive.org/web/20180613234241/https://riscv.org/contributors/ | zarchiwizowano=2018-06-13 }}</ref>
<ref name = "Software tools">{{Cytuj stronę | tytuł = Software tools - RISC-V | url =https://riscv.org/software-tools/#tab_rocket | autor = RISC-V Foundation|język=en}}</ref>
<ref name = "Software tools">{{Cytuj stronę | tytuł = Software tools - RISC-V | url =https://riscv.org/software-tools/#tab_rocket | autor = RISC-V Foundation|język=en}}</ref>
<ref name ="Manual" >{{Cytuj stronę | tytuł=The RISC-V Instruction Set Manual Volume I: User-Level ISA | autor = [[Waterman Andrew]], [[Asanović Krste]] | url = https://riscv.org/specifications | data dostępu = 2018-07-08|język=en}}</ref>
<ref name ="Manual" >{{Cytuj stronę | tytuł=The RISC-V Instruction Set Manual Volume I: User-Level ISA | autor = [[Waterman Andrew]], [[Asanović Krste]] | url = https://riscv.org/specifications | data dostępu = 2018-07-08|język=en}}</ref>
<ref name="riscv-sodor">{{Cytuj stronę | autor = [[Celio Christopher]] | autor2 = [[Love Eric]] | tytuł = ucb-bar/riscv-sodor | url = https://github.com/ucb-bar/riscv-sodor | opublikowany=[[GitHub]]| data dostępu=2018-07-08 | język=en}}</ref>
<ref name="riscv-sodor">{{Cytuj stronę | autor = [[Celio Christopher]] | autor2 = [[Love Eric]] | tytuł = ucb-bar/riscv-sodor | url = https://github.com/ucb-bar/riscv-sodor | opublikowany=[[GitHub]]| data dostępu=2018-07-08 | język=en}}</ref>
<ref name="SHAKTI">{{Cytuj stronę|tytuł=SHAKTI Processor Project | url=http://rise.cse.iitm.ac.in/shakti.html | opublikowany=[[Indyjski Instytut Technologii w Madrasie]]|data dostępu=2018-07-08|język=en}}</ref>
<ref name="SHAKTI">{{Cytuj stronę|tytuł=SHAKTI Processor Project|url=http://rise.cse.iitm.ac.in/shakti.html|opublikowany=[[Indyjski Instytut Technologii w Madrasie]]|data dostępu=2018-07-08|język=en|archiwum=https://web.archive.org/web/20170821040554/http://rise.cse.iitm.ac.in/shakti.html|zarchiwizowano=2017-08-21}}</ref>
<ref name ="C152">{{Cytuj stronę|autor=[[Celio Christopher]]|tytuł=C152 Laboratory Exercise 3|url=http://www-inst.eecs.berkeley.edu/~cs152/sp14/handouts/lab3.pdf|data dostępu=2018-07-08|język=en}}</ref>
<ref name ="C152">{{Cytuj stronę|autor=[[Celio Christopher]]|tytuł=C152 Laboratory Exercise 3|url=http://www-inst.eecs.berkeley.edu/~cs152/sp14/handouts/lab3.pdf|data dostępu=2018-07-08|język=en}}</ref>
}}
}}

Wersja z 10:30, 28 kwi 2021

Prototyp procesora RISC-V, Styczeń 2013

RISC-V – otwarty model programowy procesora(ISA) oparty o zasady RISC.

W kontraście do większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcję i sprzedaż chipów i oprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA[1] ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromne chmury obliczeniowe, wysokiej klasy telefony komórkowe i najmniejsze systemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak i efektywności energetycznej. Zestaw instrukcji zawiera również znaczną ilość oprogramowania wspomagającego, które pozwala uniknąć słabości nowych zestawów instrukcji.

Projekt rozpoczął się w 2010 r. na Uniwersytecie Kalifornijskim w Berkeley, ale wielu współpracowników to wolontariusze i pracownicy sektora poza uniwersytetem[2].

RISC-V ISA został zaprojektowany z myślą o małych, szybkich i energooszczędnych implementacjach w świecie rzeczywistym [3] [4], ale bez nadmiernego projektowania dla konkretnego stylu mikroarchitektury[4].

7 maja 2017 zostały opublikowane wersja 2.2 ISA przestrzeni użytkownika oraz wersja robocza 1.10 uprzywilejowanego ISA[4][5][6][7].

Zobacz też

Przypisy

  1. ↑ Patterson David, Waterman Andrew: The RISC-V Reader: An Open Architecture Atlas. Strawberry Canyon. ISBN 978-0999249109. (ang.).
  2. ↑ RISC-V Contributors. [dostęp 2018-07-07]. [zarchiwizowane z tego adresu (2018-06-13)]. (ang.).
  3. ↑ RISC-V Foundation: Software tools - RISC-V. (ang.).
  4. ↑ a b c Waterman Andrew, Asanović Krste: The RISC-V Instruction Set Manual Volume I: User-Level ISA. [dostęp 2018-07-08]. (ang.).
  5. ↑ Celio Christopher, Love Eric: ucb-bar/riscv-sodor. GitHub. [dostęp 2018-07-08]. (ang.).
  6. ↑ SHAKTI Processor Project. Indyjski Instytut Technologii w Madrasie. [dostęp 2018-07-08]. [zarchiwizowane z tego adresu (2017-08-21)]. (ang.).
  7. ↑ Celio Christopher: C152 Laboratory Exercise 3. [dostęp 2018-07-08]. (ang.).

Linki zewnętrzne

Źródło: „https://pl.wikipedia.org/w/index.php?title=RISC-V&oldid=63135623”