WDC 65C02

Z Wikipedii, wolnej encyklopedii
Przejdź do nawigacji Przejdź do wyszukiwania
Procesor WDC 65C02
Procesor WD 65C02

WDC 65C02mikroprocesor firmy Western Design Center, ulepszona wersja CMOS popularnego MOS 6502.

Układ zaprojektowany został przez założyciela firmy WDC, Billa Menscha. W różnych okresach projekt licencjonowany był firmom takim jak NCR Corporation, GTE, Rockwell International, Synertek oraz Sanyo. W 65C02S jest niskonapięciowym, 8-bitowym (8-bitowe rejestry i magistrala) mikroprocesorem ogólnego przeznaczenia. Ma w pełni statyczny rdzeń, pozwalający zwolnić szybkość zegara lub całkowicie zatrzymać jego pracę. Zmienna lista rozkazów oraz ręcznie optymalizowana wielkość jądra predestynują ten układ do zastosowań system-on-a-chip (SoC). Firma WDC stworzyła opis jądra w języku Verilog w celu jego zastosowania w układach ASIC i FPGA.

Użyty był m.in. w komputerach Apple IIc, Apple Enhanced IIe, BBC Master, Replica I oraz konsolach Atari Lynx, TurboGrafx-16, GameKing i Watara Supervision.

Dane techniczne[edytuj | edytuj kod]

  • 8-bitowa magistrala
  • 16-bitowa szyna adresowa
  • 8-bitowa jednostka ALU
  • 8-bitowe rejestry procesora:
  • 16-bitowy licznik rozkazów
  • 69 rozkazów
  • 16 trybów adresowania wliczając w to zero page addressing
  • Instrukcje WAit-for-Interrupt (WAI) i SToP (STP) zmniejszające zapotrzebowanie na energię oraz pozwalające na synchronizację wszystkich wewnętrznych zdarzeń
  • Dopuszczalne napięcia pracy: 1.8/2.5/3.0/3.3/5.0 V ±5%
  • Zużycie energii: 150uA na 1 MHz

Porównanie z MOS 6502[edytuj | edytuj kod]

Zestaw instrukcji[edytuj | edytuj kod]

Lista rozkazów WDC 65C02 zawiera wszystkie rozkazy 6502 plus kilka nowych. Nieudokumentowane kody zostały zastąpione rozkazami pustymi (NOP). Poprawione zostało działanie instrukcji JMP w pośrednim trybie adresowania (kosztem wydłużenia jej o 1 cykl). Instrukcja ta została również rozszerzona o możliwość indeksowania rejestrem X. Niektóre wersje 65C02 (wliczając w to rodzinę Rockwell R65C00) mają rozszerzone operacje na polach bitowych (operacje RMB, SMB, BBR i BBS).

Rejestr znaczników procesora[edytuj | edytuj kod]

  • N - Wynik ujemny
  • V - Nastąpiło przepełnienie rejestru
  • 1 - Nieokreślony (zawsze ustawiona)
  • B - Break (ustawiany przez rozkaz BRK)
  • D - Tryb dziesiętny włączony
  • I - IRQ wyłączone
  • Z - Wynik ostatniej operacji był zerem
  • C - Nastąpiło przeniesienie

We wszystkich formach procesora 6502 wykonanych w technologii NMOS, stan znaczników N, V i Z jest nieprawidłowy po dodawaniu lub odejmowaniu dziesiętnym. W modelu 65C02 problem ten został rozwiązany kosztem dodatkowego cyklu zegara.

Linki zewnętrzne[edytuj | edytuj kod]